Перевод этой страницы:
ru

Управление регистрами (только PHI2)

Схема управления регистрами отвечает за генерацию команд управления обмена регистров с внутренними шинами: Y/SB, X/SB, SB/X, SB/Y, S/SB, SB/S, S/ADL, S/S.

regs_control.jpg

Фактически вся схема работает только во время PHI2, так как выходные командные защелки открываются только во время PHI2. На вход схемы поступают:

  • Куча входов с декодера
  • Контрольный сигнал STOR (на базе MEMOP, но по сути дела тоже с декодера)
  • Глобальная защелка NotReady1 (процессор не готов на начало текущего такта)
  • Контрольная линия /ready (процессор НЕ готов)

На выходе схемы:

  • Контрольные линии, которые идут на соотв. защелки контрольных команд управления регистрами.
  • Вспомогательные контрольные линии для других схем : STXY, SBXY, STKOP. Но все они также нужны только во время PHI2, для обновления других командных защелок.
6502/random/regs_control.txt · Последние изменения: 2013/10/18 22:46 — org
 
За исключением случаев, когда указано иное, содержимое этой вики предоставляется на условиях следующей лицензии: Public Domain
Recent changes RSS feed Donate Powered by PHP Valid XHTML 1.0 Valid CSS Driven by DokuWiki