Различия

Здесь показаны различия между двумя версиями данной страницы.

Ссылка на это сравнение

Предыдущая версия справа и слева Предыдущая версия
6502:regs [2013/10/18 22:47]
org
6502:regs [2020/02/10 13:07] (текущий)
org
Строка 1: Строка 1:
-==== Регистры X, Y, S ===+Регистры X, Y, S
  
 Регистры X и Y используются для индексной адресации ([[:​6502#​режимы_адресации_6502|6502 богат в этом плане]]). Регистр S представляет собой указатель стека, при этом стек располагается по адресам 0x100 ... 0x1FF (на первой странице). Регистры X и Y используются для индексной адресации ([[:​6502#​режимы_адресации_6502|6502 богат в этом плане]]). Регистр S представляет собой указатель стека, при этом стек располагается по адресам 0x100 ... 0x1FF (на первой странице).
Строка 19: Строка 19:
  
 Все команды,​ за исключением S/ADL и S/SB, принудительно отключаются во время PHI2. Все команды,​ за исключением S/ADL и S/SB, принудительно отключаются во время PHI2.
-==== Flow ====+ 
 +## Flow
  
 {{6502:​regs_nice_flow.jpg}} {{6502:​regs_nice_flow.jpg}}
Строка 28: Строка 29:
   * Регистр S во время PHI2 просто выводит своё значение на шины S/ADL. Входная защёлка перекрывается,​ так как команды обмена отключены во время PHI2.   * Регистр S во время PHI2 просто выводит своё значение на шины S/ADL. Входная защёлка перекрывается,​ так как команды обмена отключены во время PHI2.
  
-==== Логическая схема ​====+## Логическая схема
  
 В логической схеме не обойтись без tri-state буферов,​ как и в любом другом устройстве,​ связанном с шинами. Я не люблю использовать tri-state буферы в логических схемах,​ потому что они имеют "​транзисторную"​ природу. В логической схеме не обойтись без tri-state буферов,​ как и в любом другом устройстве,​ связанном с шинами. Я не люблю использовать tri-state буферы в логических схемах,​ потому что они имеют "​транзисторную"​ природу.
Строка 38: Строка 39:
 Кто знает как называется девайс,​ аналогичный двум tri-state буферам с объединенным выходом - подскажите :) Кто знает как называется девайс,​ аналогичный двум tri-state буферам с объединенным выходом - подскажите :)
  
-==== Особенность регистра S ====+## Особенность регистра S
  
 Во время самого первого полутакта PHI1 значение выходной защелки равно 0, поэтому выход регистра S будет равен 0xFF. Во время самого первого полутакта PHI1 значение выходной защелки равно 0, поэтому выход регистра S будет равен 0xFF.
Строка 45: Строка 46:
 Сделано это для того, чтобы указатель стека после включения питания был равен 0x1FF. Сделано это для того, чтобы указатель стека после включения питания был равен 0x1FF.
  
-==== Симуляция ​====+## Симуляция
  
 Симуляцию регистров необходимо рассматривать совместно с остальными девайсами нижней части, поскольку все вместе они создают потенциальный конфликт шин. Симуляцию регистров необходимо рассматривать совместно с остальными девайсами нижней части, поскольку все вместе они создают потенциальный конфликт шин.
  
 {{template>​6502:​6502_blocks}} {{template>​6502:​6502_blocks}}
  • Показать страницу