Различия

Здесь показаны различия между двумя версиями данной страницы.

Ссылка на это сравнение

Предыдущая версия справа и слева Предыдущая версия
Следующая версия
Предыдущая версия
ppu:pads [2018/11/28 10:23]
org [/WR]
ppu:pads [2018/11/28 10:32] (текущий)
org [/RES]
Строка 57: Строка 57:
  
 Сигналы RS0-RS2 выбирают индекс регистра PPU (0-7) для обмена данными с CPU. Сигналы RS0-RS2 выбирают индекс регистра PPU (0-7) для обмена данными с CPU.
-2+ 
 ### /DBE ### /DBE
  
Строка 86: Строка 87:
   * Когда ALE=0 шина AD0-AD7 работает как шина данных VRAM (D0-D7)   * Когда ALE=0 шина AD0-AD7 работает как шина данных VRAM (D0-D7)
  
-Данный трюк был широко распространен в те времена,​ для ​экономии контактов.+Данный трюк был широко распространен в те времена,​ для ​уменьшения количества ​контактов.
  
-В современных микросхемах мультиплексирование шин стало реже использоваться,​ так как оно требует дополнительных тактов на перевод шины из одного состояния в другое да и технологические нормы позволяются разделить шины на отдельные контакты.+В современных микросхемах мультиплексирование шин стало реже использоваться,​ так как оно требует дополнительных тактов на перевод шины из одного состояния в другое да и технологические нормы позволяют разделить шины.
  
  
Строка 125: Строка 126:
  
 Когда /WR=0 шина данных AD0-AD7 используется для записи данных VRAM (output). Когда /WR=0 шина данных AD0-AD7 используется для записи данных VRAM (output).
 +
 +
 +Сигналы /RD и /WR можно перепутать с внутренними сигналами /​RD\_internal и /​WR\_internal,​ которые получаются из входного сигнала R/W схемой [[ppu:​regs|RW декодера]].
 +
  
  
Строка 148: Строка 153:
  
 {{:​ppu:​clk.jpg}} {{:​ppu:​clk.jpg}}
 +
 +(контактная площадка не показана)
  
 Входной CLK разводится на два внутренних комплементарных сигнала:​ CLK и /CLK. Входной CLK разводится на два внутренних комплементарных сигнала:​ CLK и /CLK.
Строка 158: Строка 165:
  
 {{:​ppu:​resetpad.jpg}} {{:​ppu:​resetpad.jpg}}
 +
 +(контактная площадка не показана)
  
 После прихода внешнего сигнала /RES = 0 защелка устанавливается,​ чтобы "не потерять"​ сигнал сброса. После прихода внешнего сигнала /RES = 0 защелка устанавливается,​ чтобы "не потерять"​ сигнал сброса.
-Защелка остается установленной до тех пор, пока не будет очищена RESCL = 1.+Защелка остается установленной до тех пор, пока не будет очищена ​**RESCL** = 1.
  
-Выходное значение защелки подается на схему очистки регистров (сигнал RC - Register Clear).+Выходное значение защелки подается на схему очистки регистров (сигнал ​**RC** - Register Clear).
  
-При включении питания защелка Reset FF принимает неопределенное значение (x).+При включении питания защелка ​**Reset FF** (на рисунке отмечена желтым гексагоном) ​принимает неопределенное значение (x).
  
-Схема полностью асинхронная и не зависит от CLK.+Схема полностью асинхронная и не зависит от CLK 
 +.
 ### /INT ### /INT
  
  • Показать страницу